FPGA a timing constraints
Jan Smrz
jan.smrz na email.cz
Pátek Březen 6 14:13:19 CET 2015
odpovedi nize.
On 03/06/2015 01:57 PM, Jaroslav Buchta wrote:
> Poprosil bych o nasmerovani - dejme tomu, ze mam 8 vstupnich pinu a zalezi mi
> na tom, aby na registry prisel signal co nejvic soucasne - nevic je kazdy pin
> pripojen na 4 registry, celkove by to melo byt co nejmin rozhozene.
> Jde/jakym zpusobem toto nastavit jako omezeni pro syntezu?
Toto neni ani tak omezeni pro syntezu, ale pro place&route. Neznam nastroj,
ktery by umoznoval definovat stejna zpozdeni, vetsinou se nejdrive zjisti
prumerne zpozdeni a pak se nastavi min/max rozsah pro kazdy pin. Moc si od toho
neslibujte. Moznosti FPGA jsou v tomto ohledu omezene.
> Nasel jsem spoustu tutorialu ale samy hodinovy signal a je to hrozne
> slozite... Jaka klicova slova hledat?
> Idea je takova, ze to bude logicky analyzator a vzorkovat se bude hodinami
> posunutymi o 90st zatim 100MHz, coz by melo ve vysledku fungovat jako
> vzorkovani 400MHz (asi by to slo jeste i cca 2x zrychlit)
>
> Jeste druha otazka - mam 4x hodinovy signal 100MHz rozfazovany po 90st
> (c0,1,2,3) a signal 60MHz (c4) z tehoz PLL.
> Signal reset je synchronizovan nejdrive c4 pro zakladni logiku a pak c3 pro
> vzorkovani. Pocitam s tim, ze se to bud stihne nebo nestihne a signal tedy pro
> to vzorkovani beru jako asynchronni.
> Je ovsem hlasen warning: Critical Warning (332148): Timing requirements not met
100MHz a 60MHz jsou nesoudelne, takze analyza zjisti, ze existuje takove
vzajemne posunuti hodin, kdy signal nestihne z vystupu registru prejit do druheho.
Mimochodem, to vam u logickeho analyzatoru nevadi, ze u tohoto prechodu vam bude
generovat chybne signaly? Zde se pouziva FIFO, ktere se postupne vybira. Budete
ale muset nejak snizit rychlost dat (paralelizaci apod), abyste stihal data
odebirat.
> V simulaci to funguje dle ocekavani, nenapada me jina moznost jak
> synchronizovat signaly mezi obvody s ruznymi hodinami, vzdycky se tam muze
> takova situace vyskytnout a ty warningy se ignoruji nebo nejak osetruji?
> Kdyz nastavim 100 a 50 MHz tak je vse OK, hodiny maji stale stejny vyhovujici
> odstup.
Viz vyse.
J.S.
Další informace o konferenci Hw-list