SDRAM CAS latence - vliv

Jan Waclawek konfera na efton.sk
Čtvrtek Listopad 6 21:17:31 CET 2014


>OK, ja mel za to, ze vic pri vyssi frekvenci a min pri nizsi frekvenci, 
>je to tak?

A napisal som nieco ine?

>> niekedy (casto) byva udavana aj alternativna hodnota, menej cyklov pri
>> nizsej taktovacej frekvencii.

>A cim min, tim lip, takze u me pameti pri 90MHz dam 2 a bude 
>to, protoze v DS je tck min 10ns cili 100MHz pro 2

Ano. Samozrejme treba rovnake cislo povedat kontroleru a aj tej pamati
pocas setupu. Kedze zrejme pouzivate vselijake predzute kniznice,
predpokladam, ze na to tam je nejako myslene.

wek




Další informace o konferenci Hw-list