OT skoro vikend

[Pavel KREJCI]

 plus zrovna FPGA sa notoricky tlacia do co najmensich rozmerov ciar na
> cipe (hradiel), co zvysuje staticky prud (zvod, a to aj u nepouzitej casti
> obvodu, co dalej zvysuje naroky na zdroj a ubytky na rozvodoch napajania a
> zeme)
>
>
Nejsem si ji jist, ze rozumim... svod (leakage) ma dramaticky vliv na
kvalitu zdroje a rozvodu napajeni?
Zvysovani leakage pri zmensovani se da odpomoci treba FD-SOI, proti bulk
procesu je na tom podstatne lip.
Nejake porovnani je treba zde
http://www.techdesignforums.com/blog/2012/12/11/fd-soi-vs-finfet/
PK
------------- další část ---------------
HTML příloha byla odstraněna...
URL: <http://list.hw.cz/pipermail/hw-list/attachments/20140508/c551e705/attachment.html>