Meranie napatia na baterke STM32F4xx - hadanka

Jan Waclawek konfera na efton.sk
Pátek Březen 7 10:07:42 CET 2014


>Vyrobit velkoohmove odpory v CMOS zas takovy problem neni. Jen to stoji 1-2
>masky navic,

Aha. 1-2 masky (a prislusny pocet technologickych krokov) to je spusta
penazi - tak to tipujem ze to za tu nie prilis podstatnu funkcionalitu
nestalo...

>Roli muze hrat ruzna napetova a teplotni zavislost. U
>delice se teplotni vyrusi, napetova zustava. 

Ak je delic 1:1, tak snad aj napatova zavislost sa vyrusi, nie?

>Ja bych spis sazel na to, ze se usteril buffer a tak delic
>musel byt jakz takz tvrdy aby rozumne nabil ADC. 

ADC ma vstupnu kapacitu (t.j. kapacitu S/H kondenzatora) podla datasheetu
4pF, dalej je tam seriovy odpor multiplexera 6kOhm, ale to je snad
zanedbatelne. Podla vzorca napr. v datasheete k STM32F40x (co nie je
ziadny zazrak, je to len nabijanie kondika), na nabitie za datasheetom
predpisanych 5us na 12-bitovu presnost treba vstupny odpor asi 120kOhm,
takze tych 50kOhm je s ohladom na predpokladam brutalny rozptyl toho
merneho odporu asi kompromis prave tymto smerom (aj ked delic 25+25kOhm
nabije kondik rychlejsie ako 50kOhm odpor, ale nad tym uz mavnime rukou
:-) ).

>pokud merny odpor bude ~ 200Ohm/sq. a DRC 1u/1u (sirka mezera). tak 1M
>vychazi na cca 5.000 ctvercu, tedy 5mm x 1um. Coz se da naskladat napriklad
>do 100u x100u (snad se nepletu :D)

Znova, za taku nepodstatnu featuru sa mi 100um x 100um zda dost vela - no,
ak sa tie STM32F4xx robia na 90nm technologii, tak sa snad aj tie odpory
daju robit trocha hustejsie, nie? 0.3/0.3um by mohlo ist, nie? Plus ten
odpor nie je 1MOhm ako si pocital ale 50kOhm, takze to mame dva rady dole
a 100x mensiu plochu. To znie rozumne. 


Opakujem, ze ja s tymi 50kOhm problem nemam, to je uplne v poriadku, len
som si to neuvedomoval a bol som zaskoceny tym vyslednym efektom.


wek




Další informace o konferenci Hw-list