VHDL - hloupe otazky 2.0

[hw na itherm.cz]

Pozadi je v podstate bitmapa 8bit barva, 4bit pruhlednost. Pozadi je totiz v
realu folie pred cernobilou obrazovkou. Proto ta pruhlednost (neco je videt
stale, tzn pruhlednost 0, neco je jen barva folie, tzn je videt jen kdyz pod
tim sviti obrazovka)

Usecky vznikaji az v fpga. Procesor posle jen rychlost pohybu bodu v ose X a
Y a fpga v realnem case pocita pozici bodu a tu zapisuje do ram.
V podstate vime X, Y a dX a dY. Toto se pri kazdem taktu pocita a na pozici
v RAM se ulozi hodnota jasu bodu. (kdyz je 0, tzn prejezdy, nepise se nic)
Pri takto nahodnem pristupu bezne SDRAM a DDR pameti nestihaji, umi data
dodavat rychle jen kdyz se nemeni adresa radku zabere to hodne taktu.
Navic tady je potreba prechazet mezi 3 "strankama" minimalne - pozadi, vga,
prostor pro vektory. Idealne 4, protoze VGA se kresli s rate 60Hz a vektory
generuje ridici pocitac s cca 50Hz

Pavel

-----Original Message-----
From: Hw-list [mailto:hw-list-bounces na list.hw.cz] On Behalf Of Ondrej
Sent: 4. ledna 2014 17:31
To: HW-news
Subject: Re: VHDL - hloupe otazky 2.0

Dočetl jsem to, ale jestli pochopil správně - no nevím. Chápu to tedy tak,
že je zadána úsečka/úsečky a pozadí a to se má vykreslit. Ještě
předpokládám, že to pozadí se dá rozdělit na geometrické obrazce. Moc tedy
nechápu, kde se ty úsečky berou (jestli analog nebo digitálně), ale
předpokládejme, že jsou prostě zadané a je jich řekněme max. 100.

Pak bych si vytvořil VHDL objekt úsečka, který by měl jako vstup X Y právě
vykreslovaného bodu na obrazovce a X Y počátku a konce úsečky a jako výstup
by z něj lezlo RGB. A výstupy těchto objektů bych MUXoval na výstupní VGA.
Ještě by byla potřeba komponenta generující VGA signály pro synchronizaci.
Obdobně by se dalo vytvořit i pozadí. Problém je, že výstupní MUX by vyšel
celkem velký, ale to by pár Dček pořešilo.

Mám tímhle stylem vytvořený klasický PONG a celkem to funguje (ale tam je
samo objektů méně).

Ondřej

BTW: nechápu proč by to nešlo s dynamickou pamětí (myšleno DDR3) -
propustnost je dostatečná (dá se bez problémů generovat FullHD) a nějaké to
zpoždění (mezi vytvořením a přehráním frame) asi nebude vadit. Nebo jinak -
"nejhorší" DDR3 má z hlediska FPGA pro přístup sběrnici cca. 
64bit na 200 MHz.



Dne 4.1.2014 15:22, hw na itherm.cz napsal(a):
> Paralelizaci, kdyz nactu vzdy 32bit a ven jde jen 8bit
>
>
> Kdo se docetl a chape o co mi jde, tak gratuluji ;-)
>
> Pavel
>
>
>

_______________________________________________
HW-list mailing list  -  sponsored by www.HW.cz Hw-list na list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list