ARM- interrupt/event

[milger]

To je hodne poucne, len ma napadlo ci by bol rovnaky vysledok aj pri 
impuze opacnej polarity, t.j. najskor "0" potom "1"?
Take male percento na objasnenie tejto zahady by som tipol na rozne 
riesenu logiku pre SET a RESET. V tom zmysle ze oneskorenie je rozne.
A dalsie male percento na vysvetlenie typu "ak zmena sa tyka rovnakej 
logiky(bitov) ako naposledy, usetrime jeden takt na oneskoreni lebo 
nemusime nieco robit". To by sa asi dalo tak isto otestovat.


Milan

On 10. 4. 2013 15:21, Jan Waclawek wrote:
>> SEV je vykonana okamzite, takze potrebujete-li nejak zobrazit
>> casovou vzdalenost mezi dvema udalostmi, SEV reaguje rychleji (ale trva 1
>> HCLK!) nez zapis na port.
> Tak som si to vyskusal.
>
> http://www.efton.sk/STM32/r.png
> http://www.efton.sk/STM32/r.c
>
> Hore su tie dva SEV, v strede su tie dva zapisy na port (jeden do
> nastavovacieho registra, druhy do nulovacieho, t.j. BSRRL/BSRRH), dole su
> hodiny (HCLK).
>
> Ten posun zapisu na port voci tym SEV, a najma vzajomny posun tych dvoch
> zapisov na port - zapisy su od seba vzdialene minimalne 2 clocky vdaka
> tomu SEV vlozenemu medzi nimi, ale pulz je dlhy len 1 clock - to vsetko je
> poucne.
>
> wek
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list