ARM- interrupt/event

[Jan Waclawek]

Nie. 

Tie zapisy su buffrovane na rozhrani procesor/AHB, t.j. sa do portu
nezapisu okamzite (a je mozne, ze su nejako buffrovane aj v samotnom GPIO
module, kedze sposobuju v skutocnosti read-modify-write na skutocnom
vystupnom buffri).

Detaily sa bohuzial nemate sancu dozvediet. Toto je jedna z dani za to, ze
tie 32-bitove jednocipy nie su mikrokontrolery (t.j. jednoliaty obvod
navrhnuty na riadiace ucely) ale SoC (zlepenec procesoroveho jadra,
pamati, periferii a roznych medzikusov) (aj ked sa vyrobcovia zurivo
snazia, aby terminologia na tento rozdiel nepoukazovala).

wek




----- Original Message ---------------

Subject: Re: ARM- interrupt/event
   From: Jan Smrz <jan.smrz at email.cz>
   Date: Wed, 10 Apr 2013 15:34:35 +0200
     To: HW-news <hw-list at list.hw.cz>

>Jak je mozne, ze vystup rizen registrem je dlouhy jen jeden clock? Jadro umi 
>paralelni zpracovani vice instrukci?
>
>J.S.
>
>
>On 04/10/2013 03:21 PM, Jan Waclawek wrote:
>>> SEV je vykonana okamzite, takze potrebujete-li nejak zobrazit
>>> casovou vzdalenost mezi dvema udalostmi, SEV reaguje rychleji (ale trva 1
>>> HCLK!) nez zapis na port.
>> Tak som si to vyskusal.
>>
>> http://www.efton.sk/STM32/r.png
>> http://www.efton.sk/STM32/r.c
>>
>> Hore su tie dva SEV, v strede su tie dva zapisy na port (jeden do
>> nastavovacieho registra, druhy do nulovacieho, t.j. BSRRL/BSRRH), dole su
>> hodiny (HCLK).
>>
>> Ten posun zapisu na port voci tym SEV, a najma vzajomny posun tych dvoch
>> zapisov na port - zapisy su od seba vzdialene minimalne 2 clocky vdaka
>> tomu SEV vlozenemu medzi nimi, ale pulz je dlhy len 1 clock - to vsetko je
>> poucne.
>>
>> wek
>>
>> _______________________________________________
>> HW-list mailing list  -  sponsored by www.HW.cz
>> Hw-list at list.hw.cz
>> http://list.hw.cz/mailman/listinfo/hw-list
>
>_______________________________________________
>HW-list mailing list  -  sponsored by www.HW.cz
>Hw-list at list.hw.cz
>http://list.hw.cz/mailman/listinfo/hw-list