Novy(?) rychly binarni citac pro pomala FPGA (bez carry, jakoActel) -- prosba o kritiku

Jan Waclawek konfera na efton.sk
Středa Září 12 11:02:14 CEST 2012


>Pokud by nekoho v budoucnu toto tema zajimalo, chtel citac pouzit ci 
>vylepsit, necht pouzije nasledujici uloziste na OpenCores:
>
>http://opencores.org/project,pcounter
>
>-- pripojil jsem tam i dva obrazky, funkcni schema a snad trochu 
>nazornejsi vysledek ze simulace (primo na odkazane webove strance).
>

Az po tychto obrazkoch som pochopil, o co ide. Predovsetkym, ako nedotknuty FPGA som nevedel (aj ked tusil), co je vstup E na klopaku; no a ako nebojaci sa asynchronnej logiky mi nedoslo hned, ze je to vlastne obycajny ripple counter akurat so "zasynchronizovanym ripple" (mozete to nazvat aj pipelineovany ripple, ak chcete ;-) ) No a kedze Vam asi to FPGA nedovoli zaroutovat vystup Q na CLK nasledujuceho klopaku, tak ste to nahradili tym udelatorom s ANDom a tou vlastnostou E na klopaku.

Ak by ste sa nehanbili vyplytvat ((N-1)^2)/2 klopakov (mozno aj trocha menej, nemam to celkom domyslene, ale ten stvorec resp. pravouhly trojuholnik tam bohuzial je), tak sa z toho da urobit aj normalny citac "pipelineovanim" jednotlivych vystupov Qn o n-1 krokov. Aj ked to je z hladiska poctu tranzistorov perverzne, viem si predstavit, ze v FPGA by to mohlo byt pre mierne velke N aj vyhodnejsie, nez ten dekoder (teda ak je ho v danej aplikacii treba).

wek

-------------- next part --------------
A non-text attachment was scrubbed...
Name: peca counter.png
Type: image/png
Size: 37804 bytes
Desc: not available
URL: <http://list.hw.cz/pipermail/hw-list/attachments/20120912/f684bbcf/attachment.png>


Další informace o konferenci Hw-list