Jak zacit s FPGA

[Daniel Valuch]

schema sa prave takmer vobec nekresli. Najvacsi borci pisu cisto vo 
VHDL. Experti pisu vacsie bloky a pospajaju si ich na najvyssej urovni 
zbernicami v grafickom editore. A my amateri piseme male bloky, kreslime 
stavove masiny, piseme pravdivostne tabulky a spajame toto vsetko 
zbernicami v grafickom editore :-)))


On 6/29/2012 16:47, Jaroslav Buchta wrote:
> No tak pres schemata to taky jde, je to uz dele ale v Orcadu jsem
> nakreslil schema z beznych soucastek a ono si to prelozilo... Nevim
> jestli je to v soucasne dobe pouzivana metoda, popis ve VHDL je asi
> praktictejsi, ale levne nastroje to nejsou...
>