Ad: mereni casu s presnosti <<1ns

[Marek Peca]

Dobry den,

par let jsem vypnul sve clenstvi v hw-konfere (samej spam a OT), ale obcas 
mi to neda procist si archiv. Tu a tam me svrbi ruka odpovedet na neco, 
ale vetsinou jsem se ubranil. Ne tak dnes:

> Pri hodinach 200MHz 5ns vychazi pak krok na 5ns/256 tj 19.5ps
>
> Potrebuji tedy postavit dva Triggered phase-locked oscillatory ktere 
> pobezi na T0*(1+1/256)  z hodin 200MHz poradite z ceho je nejlepe 
> poskladat?


Pracuji s kolegy posledni 2 roky na vyvoji presne casomiry ve VZLU v 
Letnanech <http://vzlu.cz/> a nase posledni vysledky v _pomalem_ FPGA 
Actel na 100MHz hrubych hodin vypadaji asi takto:

- deterministicka chyba, nejhorsi pripad: +-20.7ps
- deterministicka chyba, RMS: 3.03ps
- nahodny jitter RMS: 4.93ps

Teplotni stabilitu teprve budeme vyhodnocovat. Opakuji, ze tyto vysledky 
byly dosazeny v dost pomalem poli, urcenem pro prostredi se zvysenou 
radiacni zatezi (vesmir).

Pouzivame jiny princip, nez v HW konfere zminena suplera. Zatim, pokud je 
mi znamo, existuji asi 2 prodavana zarizeni s dolozitelnou presnosti 
0.5..3ps RMS; pak existuje rada FPGA reseni, ktera jsou ideove shodna nebo 
podobna s nasim, dosahujici 10 ps RMS (Fermilab), 17 ps RMS (CERN) a vice.

Takze pokud je mi znamo, zatim to nase ma jeste nejakou perspektivu.

Bude-li zajem, muzeme pripravit nejakou malou desticku se vstupy 
oscilatoru a 2 kanalu signalu a vystupem na nejakou sbernici dle prani 
(RS-422, USB, sel by i CAN, kdyby byl ten zajem vazny).


Zdravi Marek Peca