Buzeni LVCMOS @ 50Ohm [bylo: Re: zase uroven skoly]

Daniel Valuch daniel.valuch na orange.fr
Pondělí Srpen 13 11:51:23 CEST 2012


ono zalezi co ocakavas na druhej strane. U nas mame zariadenia ktore 
maju 5V TTL urovne s vysokoimpedancnym vstupom. Potom 5V alebo 3.3V 
logiku s 50Ohm vstupom pre rychle pulzy. Teoreticky staci aby bol 
spravne zaterminovany len jeden koniec vedenia, pokial je zaterminovany 
vstup tak vidi plnu amplitudu pulzu a neodraza pulz naspat (takze sa 
nema co odrazit od budica).
Budic v tomto module mal byt univerzalny a schopny pracovat so vsetkymi 
druhmi pouzivanej logiky, navyse je z inych dovodov napajany z 3.3V.
Vystupy su zapojene paralelne cez 68Ohm odpory koli odolnosti voci 
skratu na vystupe. Zaroven je celkova vystupna impedancia dostatocne 
mala na to aby delic 8.5 Ohm a 50Ohm dal dostatocne napatie (2.8V) ktore 
je stale logicka jednotka u 5V TTL systemu.
LCX logika je dost rychla takze sa s tym daju prenasat pulzy s pomerne 
peknymi hranami.
b.



On 8/13/2012 11:11, Marek Peca wrote:
> On Mon, 13 Aug 2012, Daniel Valuch wrote:
>> (..)
>> toto je diplomovka mojho studenta, som zvedavy ako by obstala na nasej
>> univerzite http://dvaluch.web.cern.ch/dvaluch/temp/MEng_Report.pdf
>
>
> Pri listovani jsem narazil na tema, ktere resime zrovna ted (prave je to
> ve fazi kresleni plosnaku): buzeni 50Ohm nesymetricke linky obyc.
> (nediferencialni) logikou.
>
> Jednak se v obecnejsi rovine nemuzu uplne rozhodnout pro linku
> zakoncenou Z0 na obou koncich (nevyhodou je to puleni napetovych urovni,
> k 3V vysilaci by musel byt 1.5V prijimac, nebo stejnosmerne posunuta
> rozhodovaci uroven) a linkou s mizivou impedanci na strane vysilace.
> Druhou otazkou pak je, jaky a jak zapojeny brouk v uloze budice.
>
> Kolega odjinud nedavno pouzil 3x paralelne 74AC05, tahany nahoru uz na
> strane vysilace a nejak napocitany, aby pri 3V3 u vysilace dodrzel
> urovne TTL na strane prijimace.
>
> Ja prozatim zakreslil, ale jeste nezmeril, 3x paralelne 74AC04 s
> moznosti serioveho odporu i pull-upu pro DC posun urovne napeti. Co me
> zaujalo, je skutecnost, ze v technickem liste rodiny 74AC od Fairchildu
> vyslovene a celkem obsirne pisou o buzeni 50Ohm linky (bez jakychkoli
> pridavnych odporu) a je prilozen i odrazovy diagram a prubehy odrazu v
> simulaci i mereni. Pripada mi, ze by ten AC04 mel byt tedy pouzitelny i
> natvrdo sam o sobe.
>
> K studentovu reseni: koukam na str. 7 (27) a vidim 8x 74LCX16244 + 8x
> 68Ohm. Chapu-li to dobre, budi se impedanci cca 8Ohm (cili
> nizkoimpedancne, neprizpusobene). Otazkou je, zda je to v necem lepsi,
> nez to jedno zminovane hradlo 74AC04, ktere to ma udajne dle vyrobce
> vydrzet taky. Druha otazka, ktera me zajima, je, zda ma smysl delat tam
> tuhle paralelni sit z odporu, nepletu-li se, melo by jit spojit CMOS
> vystupy beztrestne paralelne a odpor dat jeden (samozrejme s
> osminasobnym topenim).
>
>
> Diky za vas pohled a pripominky,
> Marek
>
>
> P.s> Ta diplomka je opravdu moc pekna.


Další informace o konferenci Hw-list