DDS - AD9834 rekonstrukcni filtr

Daniel Valuch daniel.valuch na orange.fr
Čtvrtek Březen 17 16:17:55 CET 2011


DDS so 16 bitovymi prevodnikmi robi firma ValuchTronics :-) Implementuje 
sa do FPGA s externym DA prevodnikom.
Ono aj ten vacsi cip moze stale bezat na 66MHz a generovat 100kHz tak 
ako doteraz. Tym ze ma DA prevodnik vyssi pocet bitov je SFDR vyrazne 
lepsi ako u 10 bitoveho modelu. Tej druhej a tretej harmonickej tam 
nebyva az tak vela, problemy obycajne predstavuje vsetok mozny bordel 
viacmenej nahodne porozhadzovany v celom spektre. Tam vacsinou staci 
dolno priepustny filter, v tom 100kHz pasme toho nebude az tak vela. 
Trebalo by to odmerat, bohuzial mam len DDS generator s 9854 co vysiel v 
amaterskom a mam pocit ze nefunguje. Zato spektrakov by sa naslo po pas :-)
V datasheete je napisane aky maju jednotlive cipy SFDR, skuste porovnat. 
Ono zase by nemusel byt problem tych 100kHz generovat aj DDSskou 
implementovanou v tom procesore s vhodnym viacbitovym DA prevodnikom. 
Neviem aky cip mate k dispozicii.
b.



On 3/17/2011 15:46, Draček Fráček wrote:
> Tak nam pada jednoduchost a lace se take vytraci.
> On nekdo dela i 16bit DDS, Analog ma v nabidce max. 14bit?
> Ale i tak, pominu li drahotu a horsi dostupnost rychlejsich a
> presnejsich DDS, neprijde mi, ze by se tim situlace nejak zasadne
> menila.
> Priklad mejme AD9956, ma 14bit DAC a jede i s 400MHz hodinami.
> Podle simulace, pri pouziti 400MHz hodin  a generovani 100kHz  z ni
> poleze 100.000000000477 Hz,
> presto druha harmonicka na 200kHz bude mit -50dB, dal to bude vyrazne
> cistci, ale to neresi problem, tedy pokud plati to co jsme uvedl a
> 2harmonicka na -50dB se bude projevovat na 16bit ADC s dynamikou 90dB
> jako ruseni uzitecneho signalu.
>
> Martin
>
>
>


Další informace o konferenci Hw-list