obsluha pameti - VHDL

hw na itherm.cz hw na itherm.cz
Středa Červen 15 22:20:35 CEST 2011


samozrejme chci druhy preces, ale na stejne hodiny, v jednom to snad ani 
nemuze jit.
na dva to ale nejak neumim napsat.

zarizeni dela prevod XY vstup na klasicky VGA vystup
je to prevodnik ke stare vydeohre ktera ma vektorovy vystup a potrebuje 
specialni monitor
takto se nakresli vektory do pameti a pak se po radcich vykresli na 
monitor/projektor

Pavel



----- Original Message ----- 
From: "Ondrej" <leguanolog na seznam.cz>
To: "HW-news" <hw-list na list.hw.cz>
Sent: Wednesday, June 15, 2011 10:13 PM
Subject: Re: obsluha pameti - VHDL


Spouštět na dvě hrany hodin není obecně doporučováno - zvláště v rámci
jednoho procesu. Matně si pamatuji, že u Altery se to bralo přímo jako
chyba. Tyhle obvody totiž obsahují uvnitř normální D, které lze spouštět
na jednu hranu, takže pokud chcete spouštět na obě, musí toto omezení
syntetizér nějak obejít a výsledek pak není obvykle optimální.

Jinak co má ten design mimochodem vůbec dělat? Nebylo by jednodušší se
na paměť vykašlat a přímo zobrazovat signály z AD převodníků?

OH

Dne 15.6.2011 20:35, hw na itherm.cz napsal(a):
> Moc diky za rozbor a vas cas
>
> potvrdil jste mi vice mene to s cim jsem na zacatku pocital.
> 36x2 (u me je aktualne 40x2) takze design je na hrane.
>
> ad 1. tato varianta je vice mene ted. pri pohledu na VHDL je tam neco co 
> by nemelo chodit, ale diky zpozdeni uvnitr CPLD to funguje (WE  je aktivni 
> v 0, ale ja jej mam v 1) to ze to chodi jsem vice mene vymeril a 
> vypozoroval. ale krajne se mi to nelibi.
>
> ad 2. tady je vec kterou bohuzel neumim, kdyz to napisu na obe hrany 
> hodin, tak dostavam ruzne chyby a nevim jestli je to vec ISE, 95144, nebo 
> meho zapisu. ale presne chapu co myslite (tedy doufam) - udelat druhy 
> proces ktery bude delat synchroni rizeni te SRAM a ziskat tak krok 
> 12,5Mhz, pripadne
>
> ad 3. tady opet konci me schopnosti ve VHDL, kdyz to nadefinuji v ramci 
> procesu tak dostanu chybu ohledne synchorniho designu od ISE :-(
>
> otazka tedy na zkusene ohledne 95144 je, jde udelat process 
> synchronizovany na obe hrany stejnych hodin? nebo mam udelat propojku na 
> dalsi pin a pouzit jako dalsi hodiny? (piny zatim jsou)
>
> Pavel
>
>
> ----- Original Message ----- From: "Milan" <milger na pobox.sk>
> To: "HW-news" <hw-list na list.hw.cz>
> Sent: Wednesday, June 15, 2011 1:43 PM
> Subject: Re: obsluha pameti - VHDL
>
>
> Takze takto ,
>
> Teoreticke zadanie a rozbor:
> idete na hodinach 50MHz, tocite to na 2b.citaci takze to opakujete12.5MHz
> potrebujete 36*2MHz, takze na2b.citaci to pojde 18MHz
> 10ns SRAM potrebujete min. (15ns+prechodove javy na datovej zbernici)*2 
> coz
> mi realne vychadza 40ns, t.j 4 operacie za 40ns
>
> Teoreticky zaver:
> Je to realizovatelne! Otazka je, ci na danom HW? Nepozname cely navrh...
>
> Teoreticke rady:
> 1/ Ak je potrebne vyposuvat oneskorenia, u CPLD sa to da aj asynchronne.
> Napr. vystupny signal pretiahnete cez hradlo s log. funkciou ktora nic
> nemeni iba vnasa oneskorenie, tak aby to syntetizator nedokazal
> optimalizovat /napr. OR so vstupnym signalom v L/. Ale je to narocny 
> sposob
> a vysledok sa bude po kazdom preroutovani menit.
> 2/ Pracujete na 25ns hodinach, lepsie bude byt co najrychlejsi /2x 4x
> rychlejsi/ a jednotlive signaly nacasovat presnejsie /2x 4x.../. Nemusite
> hned prekladat oscilator, mozno bude stacit pracovat s oboma hranami hodin 
> a
> budete 2x presnejsi /i ked neviem ci to CPLD 95144 umoznuje/. Ono je 
> rozdiel
> nieco nastavovat s krokom 25ns alebo 12.5ns...
> 3/ Vsetky signaly na SRAM riesit synchronne. Priamy vystup z klopneho 
> obvodu
> /neviem ako CPLD 95144 ,ale su obvody ktore maju rychly klopak priamo v IO
> bunke/. Tohto by som sa vyvaroval /okrem bodu1/ :
> -- iRAM_WR <= not vgaCTCH(0);
> -- RAM_OE <= not iRAM_WR;
>
> Teoreticky dodatok:
> Nemyslim ze sa tu najde niekto kto to lepsie napise a odladi miesto Vas. 
> Ale
> su tu ludia co Vas aspon nasmeruju....
>
>
> Milan
>
>
>
>
> ----- Original Message ----- From: <hw na itherm.cz>
> To: "HW-news" <hw-list na list.hw.cz>
> Sent: Wednesday, June 15, 2011 12:00 PM
> Subject: Re: obsluha pameti - VHDL
>
>
> rozumite tomu dobre a jak rikam na 640x480 pixel clock 25MHz to beha
>
> otazka zni, jit do rychlejsi SRAMky, nebo by sla ta obsluha udelat nejak
> chytrej? (myslim postup pri prevodu vektoru na rastry)
>
> druha mozna zasadnejsi jak korektne pristupovat k tech signalum pro SRAM,
> tzn jak to mam se mi to vubec nelibi, ale neumim to lip napsat :-(
>
> Pavel
>
>
>
>
> ----- Original Message ----- From: Milan
> To: HW-news
> Sent: Wednesday, June 15, 2011 11:42 AM
> Subject: Re: obsluha pameti - VHDL
>
>
> Ak je ta SRAM 10ns, tak na dane operacie potrebujete min. (15ns+prechodove
> javy na datovej zbernici)*2 coz mi realne vychadza 40ns > 36MHz???
> Ale mozno niecomu nerozumiem a mozem sa aj mylit...
>
> Milan
> ----- Original Message ----- From: Milan
> To: HW-news
> Sent: Wednesday, June 15, 2011 11:27 AM
> Subject: Re: obsluha pameti - VHDL
>
>
> Nie celkom rozumiem, 4 operacie /4cykly/ s SRAM rychlostou 36MHz? Aka je 
> ta
> SRAM rychla?
> Mozno by bol dobry zdrojak...
>
> Milan
> ----- Original Message ----- From: hw na itherm.cz
> To: Hw-list na list.hw.cz
> Sent: Wednesday, June 15, 2011 10:45 AM
> Subject: obsluha pameti - VHDL
>
>
> kdyz je tady takovy klid, tak mi snad nekdo pomuze pri boji s CPLD, VHDL,
> SRAMkou.
>
> resim zarizeni ktere prevadi vektorovy obraz na klasicky VGA. (vstupem je
> X,Y, jas, vystup VGA)
> v zarizeni je CPLD 95144, ram AS7C34098A, rychle AD prevodniky., oscilator
> na 50MHz pripadne 80MHz
>
> podarilo se mi nejak odladit zdrojak pro generovani 640x480 pri 60Hz
> chtel bych se ale presunout na 800x600 pri 56Hz
>
> to co mi nejde je jak ciste vyresit rizeni te SRAM aby se vse stihalo a
> stihala to i SRAM
>
> delaji se totiz 2x2 veci:
> - cte se z ram pro VGA
> - maze se snimek kam se bude priste kreslit  (tyto dve operace se dalaji 
> na
> stejne adrese, jen v hornich/dolnich 8 bitech)
> - cte se obsah na adrese podle AD
> - zapisuje se podle AD (cteni je nutne z duvodu toho ze pro pixel se 
> pouziva
> vzdy jen polovina byte)
>
> 640x480 ma pixelclock 25MHz, 800x600 ma uz pixelclock 36MHz
>
> neporadi nekdo jak obsluhovat tu SRAM? zdrojak ve VHDL muzu klidne 
> prilozit
>
> Pavel
>
>
>
>
>
>
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
>
>
>
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
>
>
>
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
>
_______________________________________________
HW-list mailing list  -  sponsored by www.HW.cz
Hw-list na list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list 



Další informace o konferenci Hw-list