generovani kratkeho pulzu

[Jan Smrz]

V Xilinxu (ale i jinych) lze tez definovat delku zpozdeni pomoci 
zpozdeni na jednotlivych CLB a mit tak moznost regulace s presnosti 
treba 0.5ns (zavisle od pouziteho FPGA). Vyzaduje to ale naroutovat 
design rucne.

J.S.


Zdenek Aster wrote:
>> Ten xilinx bude potrebovat oscilator na 400MHz a do toho se mi nechce.
>
> To je jen pulka pravdy vetsina XILINXu ma DCM takze vnejsi frekvence
> muze byt 32x nizsi treba :-D
>
> Zdenek Aster