zaujimave citanie - synchronizacia a asynchronne logicke obvody
Daniel Valuch
daniel.valuch@orange.fr
Neděle Říjen 4 17:09:41 CEST 2009
nadsenie obdivovat nemusis, viem ze logicke obvody zacinali ako
asynchronne a az potom so zvysujucou sa komplexitou sa preslo na
synchronne. Co okrem ineho (citujem) znamenalo nastup HDL jazykov cim uz
na navrh obvodu nebolo treba vysoko kvalifikovanych inzinierov ale
stacili lacni programatori (/citujem).
nedostatok vzdelania v oblasti navrhu IO vobec nepopieram, viem o tom
velmi malo lebo som to nikdy hlbkovo nestudoval :-)
Mimochodom velmi ma zaujalo hradlo C-element. Chlapik hovoril ze pan
Muller vymyslel aj A-element, B-element a dalsie elementy ale neviem ich
nikde najst, uchytil sa len C-element :-) Malo by to byt v D.E. Muller
and W.S. Bartky, "A Theory of Asynchronous Circuits", In /Proceedings of
an International Symposium on the Theory of Switching/, pages 204-243.
Harvard University Press, Apr. 1959.
Nemame to ale v kniznici a neviem to najst ani na internete, celkom by
ma to zaujimala metodologia navrhu logickych obvodov z 50-tych rokov...
b.
p.s. tych 15ps je len jednoduchy nezatazeny invertor na 65nm procese :-)
> Obdivujem Tvoje nadsenie, Dano, ale nehnevaj sa, toto je len nedostatok vzdelania v oblasti navrhu IO. Asynchronne obvody sa robia odkedy je integrovany obvod integrovanym obvodom, a je len otazna miera kolko toho je asynchronneho. Ako uplne zakladny asynchronny (resp. self-clocked) obvod, ktory zrejme kazdy pozna, je prachsprosty klopny obvod typu D, napr. 7474.
>
> No a mimochodom 15ps/hradlo je mimoriadne optimisticka hodnota zavanajuca farebnymi prospektami na kriedovom papieri - mozno tak dvojvstupovy NAND s jednotkovou zatazou... ;-)
>
>
Další informace o konferenci Hw-list