CPLD, FPGA vubec nic o tom nevim

[Jan Waclawek]

Bohuzial, vyrobcovia sa dost intenzivne snazia, aby jednotlive nastroje boli navzajom nekompatibilne; a aj ked niektore "medziprekladace" su vlastne "3-rd party" a su identicke, to, co dostanete ako balicek pre produkt jedneho vyrobcu zamerne nebude fungovat pre druheho. Formaty suborov, ktore su medzivysledkami, su samozrejme tiez proprietarne (a zasadne binarne). 

Obdobne je to aj s JTAGom. Chapte JTAG ako nieco podobne RS232 - je to len "fyzicky nosic", a informacia o obsahu je znova unikatna. Je sice obvykle moznost "napalovacie predpisy" vyexportovat vo forme akehosi "prehravacieho" predpisu - suboru (vo formate JAM/STAPL alebo SVF/XSVF, to prve pochadza od Altery a to druhe od Xilinxu), ktory sa potom da "fyzicky" napalit ktorymkolvek slusnejsim JTAG hardwarom/softwarom, ale je to neprijemny a niekedy aj zdlhavy krok naviac, ktory navyse neumoznuje interaktivne ladenie (vyuzivanie citania z cipu prostrednictvom JTAGu), aj ak to dany cip a prostredie podporuje.

wek



----- Original Message ---------------
>Nevim jake prostredi ma Altera a Lattice, ale rikam si, ze by melo byt neco co podporuje vse, aby clovek nemusel mit x prostredi a neustale prechazet.
>Co na to profesionalove, ja vim ti skutecni pouzivaji vi, ale treba ne vsichni :-).
>
>Posledni otazka, JTAG. Nechce se mi kupovat dalsi jednoucelovy bazmek, primitivni programatory na LPT se mi moc stavet nechce, nemam v PC LPT. Patral jsem zda nelze pouzit neco z toho co mam doma a tvrdi o sobe, ze je JTAG/USB, ale nikde jsem nenasel, zadnou specifikaci, co ze musi prislusne JTAG umet/splnovat, aby chodil s temito IC, respektive IDE pro ne.
>