Re: CPLD - trochem v tom plavu

j.Krajinka@seznam.cz j.Krajinka@seznam.cz
Neděle Červen 14 12:44:20 CEST 2009


Aktualne nechci nic konkretniho realizovat, spis se snazim trochu do CPLD proniknout, tak jsem si vzal veci, ktere jsem delal za posledni rok a z toho plynou me dotazy. Jak jsem jiz uvedl, po CPLD pokukuji protoze je rychlejsi nez 74HC a v jednom pouzdru umi nahradit x klasickych 74HC.
Je to pro me zcela nova problematika a proste se neorientuji, musim rici, ze mi tak uplne nesedla forma dokumentaca, kterou XilinX minimalne k rade XC9500XL poskytuje (nez jsme nasel zapojeni vyvodu na XC9536XL musel jsme prolezt  6 ruznych pdf.)

Jirka



>zase neocakavajte zazraky, programovatelna logika nie je nic ine ako napakovanych milion hradiel do jedneho puzdra s moznostou "softwaroveho" 
poprepajania. Ked si kupite diskretne hradlo bude mat podobne parametre. 
  Ak chcete zrealizovat len jednoduchy fazovy detektor pozrite sa na ine riesenie, xor hradlo sa da kupit v roznych formach.
Ohladom power management je to na vas ako dizajnerovi. Ked viete ze potrebujete aby system fungoval 1ms a potom pol hodinu nic a odber prudu je dolezity tak musite navrhnut system tak aby umoznoval uspory vo vykone. Je to velmi rozsiahla problematika a existuje mnozstvo technik ako to dosiahnut. Jednou vetou sa to neda obsiahnut. V principe ide o CMOS obvody takze tam matew staticku zlozku odberu a potom dalsiu ktora je umerna rychlosti spinania. V case necinnosti mozete uviest obvod do idle stavu alebo zablokovat hodiny. Neviem ci to dokaze vami vybrany obvod ale nove obvody to vedia.
Pytate sa moc obsiahlo a vseobecne, takzo sa da poradit nieco konkretne...
b.



Další informace o konferenci Hw-list