Re: piatkove odlahcenie: analyza TTL hradla

Vaclav Peroutka vaclavpe@seznam.cz
Pátek Červen 12 10:34:50 CEST 2009


OK, to napeti vystupu je copy-paste. Ale nechapu, co mate proti polarizaci BE prechodu T1. BC prechod se totiz chova jako dioda v propustnem smeru. Pokud mi neverite, kouknete na obrazek - nasimulovany v LTSpice. Student zjevne pouzil jine tranzistory, v simulaci jsou BE ubytky kolem 0,8V...

Jakze je to s tim diplomem ? ;-)

VP

> Ta schema je v poriadku, ved ju student copy-pastol z nejakeho
> datasheetu alebo z coho, len ta analyza (to su tie farebne cmaranice)
> je trosku zla.
> Vsimnite si napriklad ubytok napatia (a jeho polaritu) na B-E
> priechode T1 a ze napatie C-E T5 je 0,2V, ale na vystupe je 3,8V...
> 
> J.S.
> 
> 
> 2009/6/12 Jaroslav Kotlaba <kotlaba.hw@seznam.cz>:
> > z dlouho delam neco jineho, ale sveho casu tohle byl muj chleba.
> > Je pravda ze vnitrni strukturou hradel jsem se moc nezabyval, zajimalo
> > mne jen co je na vstupech a vystupech.
> > Ale v katalogach to snad takhle nejak bylo kreslene.
> > Co je na tom spatne?
> >
>> ..... toto mi, ako vtipno-smutnu kuriozitu, poslal kamarat,
>> ktory sa teraz pripravuje na statnice - vraj je to analyza TTL hradla
>> od studenta, ktory s najvacsou pravdepodobnostou dostane o par dni
>> "Ing." titul...
------------- další část ---------------
Netextová příloha byla odstraněna...
Jméno: hradlo7400.png
Typ: image/png
Velikost: 26949 bytes
Popis: [žádný popis není k dispozici]
Url : http://list.hw.cz/pipermail/hw-list/attachments/20090612/310bcad6/attachment-0002.png 


Další informace o konferenci Hw-list