CPLD - trochem v tom plavu

[Jan Waclawek]

>
>j.Krajinka@seznam.cz wrote:
>
>> 1. Rekneme , ze schci realizovat jednoduchy klopny obvod R-S,  popsat zakladni chovani  v VHDL, celkem neni problem, ale jak se resi popis "hazardnich" stavu, at jiz R=1 S=1 ci S=0 R=0 respektive prechod z R=S=0 na R=S=1? Mam nejak zaruceno jake bude casovani tohoto obvodu nebo se to dozvim az po prekladu?
>> 
>
>
>http://www.xilinx.com/support/documentation/data_sheets/ds090.pdf
>strana 3-6, ale ked si prestudujete cely datasheet tak sa uz nebudete 
>muset pytat na vela veci. Ako sa pozeram na tu makrocelu tak mozno ten 
>12 vstupovy and pojde urobit aj v jednej.
>

Ano, ale skor nez zacnete so studovanim criev CPLD, vratte sa na zaciatok. Stiahnite si datasheet od PAL16L8, otca vsetkych PLD, napriklad http://www.datasheet4u.com/download.php?id=542634 , a pozrite si stranu 11 (oznacenu ako 2-20). Tie vodorovne ciary v matici, to nie su len "droty", ale to je len take znazornenie toho, ze na kazdom priesecniku je vlastne volitelny (prepalovacou prepojkou - to bola PROM technologia) vstup do toho malilinkateho ANDu na konci tej ciary vpravo. No a tie ANDy su zORovane navzajom, a to sa vola AND-OR matica, a to je zaklad vsetkych (C)PLD. Vstupy do tej matice su vzdy priama a invertovana verzia zo vstupnych pinov (tie su vlavo), a tak isto priama a invertovana hodnota spatnej vazby z vystupnych pinov (vpravo).

Teraz si pozrite o stranu dalej PAL16R8. Vsimnite si, ze pribudli registre na vystupoch - to je pochopitelne, naco ich treba. Maju spolocny clock priamo z jedneho vyhradeneho vstupu. To "PAL" je "Programmable Array Logic", v strede to 'L' neviem preco je ale "R" je ako "Register".

Takychto PALov bolo viac.

Potom prisla firma Lattice s tym, ze PROM nahradili EEPROM, a kedze sa im nechcelo robit aj 'R' aj 'L' verziu, vymysleli to, ze na vystupy AND/OR matice prilepili tzv. makrocely, ktore obsahovali ten register, ale bolo ho mozne (programovatelnou prepojkou) obist; vysledok nazvali GAL16V8 ("G" ako "Generic", "V" ako "Versatile" - marketing na plne obratky ;-) ). Este vymysleli aj tristavovanie vystupov pomocou jedneho z AND vystupov alebo z globalneho pinu, a programovatelnu inverzziu AND-OR, a este nejake pikosky; pozrite si datasheet PALCE16V8 (klon GAL16V od AMD - doporucujem kvoli podobnym stylom nakreslenej scheme, aby ste si vedeli porovnat) napr. http://www.datasheet4u.com/download.php?id=34624 , str. 8-9.

No a CPLD nie je nic ine ako viacere taketo GALy zlepene dohromady nejakou spolocnou zbernicou, s pridanymi roznymi drobnymi, avsak uzitocnymi pikoskami.

wek