Xilinx Spartan XC3S200 (144)

[Galloth]

Ne mylite se, podle toho, jak tomu rozumim je to tak, ze v klasickem
sznchronim designu jsou hodnoty signalu definovany vzdy na nabeznou
(popripade sestupnou hranu) hodinoveho signalu. Je jedno, jestli se
jedna o kombinacni nebo sekvencni obvod. Zatimco u asynchroniho
designu to funguje tak, ze hodnoty signalu jsou platne porad (nebo
proste mate signal, ktery rika, zda jsou data na zbernici platna ci
ne) a nepotrebujete tedz vubec hodiny, ktere by provadeli nejake
vzorkovani.

Takze teoreticky nekolik hradel NAND je asynchroni, protoze
nevzorkujete podle hodin, kdyz tam date registr s hodinovym vstupem,
tak to bude synchroni design, ale pokud treba budete na vstup davat
data kaydou vterinu a na vystupu s te site NANDu je budete vzorkovat
kazdou vterinu, aby jste nemel problemy s hazardy, tak uz se jedna o
synchroni design (protoze data prebirate synchrone jednou za vterinu).
Pokud chcete udelat sekvencni obvod, tak misto registru musite dat
latch nebo neco podobneho, co proste hodinovy vstup nevyzaduje.

V asynchronim designu se pouziva Mulleruv nebo Huffmanuv obvod (podle
zpusobu navrhu) a tyto maji sekvencni chovani.

Honza

Dne 28. únor 2009 11:43  <kral.j@centrum.cz> napsal(a):
> Když tam nebudou hodiny, tak je to obyčejná kombinační logika. Nebo se mýlím? Problém s hazardní stavy by pak bylo to samé, jako když to budu dělat třeba z obvodů 74xx.
> Král
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list@list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
>



-- 
Jan Kastil
galloth@jabbim.cz