Xilinx Spartan XC3S200 (144)

[Galloth]

Kdyz uz se to tu zacalo probirat. Namate nekdo odkaz na nejakou peknou
knizku zabyvajici se prave tim asynchronnim designem pro FPGA?

Dne 27. únor 2009 14:27 Daniel Valuch <daniel.valuch@orange.fr> napsal(a):
> opravim ta, nie "pre kazdy preklad s minimalnou zmenou v obvode" ale
> skor "pre kazdy preklad". Stava sa pravidelne ze nechame naroutovat
> presne ten isty obvod a vyjde vzdy inak...
>
>
> danhard@volny.cz wrote:
>> Zatímco u CPLD je zpoždění cest celkem dané a určitelné, tak u
>> FPGA konečné zaroutování nemáš zdaleka tak v ruce.
>> Při asynchronním návrhu můžou vzniknout nedefinované hazardy, které
>> jsou ještě pro kazdý překlad (s minimální změnou v obvodu) jiné.
>>
>> Danhard
>> *******
>>
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list@list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
>



-- 
Jan Kastil
galloth@jabbim.cz