Xilinx Spartan XC3S200 (144)

[Milan]

Ak to bude synchronny navrh, tak tam rozdiel nebude.
Akurat kolega pisal, ze je zaciatocnik.
A to je klasicky problem ludi /aspon z mojho okolia/, ktori zacinaju s FPGA, 
pouzivat rozne RD, WR a pod. do hodin klopakov... a to FPGA na rozdiel od 
CPLD zvladaju podstatne horsie.

Napisem pravidlo, ale nechcem vyvolat "flame":

CLK- "hodinovy" vstup klopaku
CLKEN - vstup "hodiny povolene" klopaku
clk - signal globalne hodiny
wr - signal spoza kombinacnej logiky
-------------------------------------------
synchronne/dobre/           asynchronne/zle/
-------------------------------------------
wr->CLKEN                    1->CLKEN
clk->CLK                       wr->CLK
-------------------------------------------
CPLD aj FPGA              iba CPLD, u FPGA budu spravidla na signale 
"wr"zakmity /dosledok kombinacnej logiky na RAM/

Len som ho upozornil co by si mal este pripadne pozriet...


Milan


----- Original Message ----- 
From: "Zdenek Aster" <zdenek.aster@seznam.cz>
To: "HW-news" <hw-list@list.hw.cz>
Sent: Friday, February 27, 2009 1:40 PM
Subject: Re: Xilinx Spartan XC3S200 (144)


Muzu se jen blbe zeptat, jakej je rozdil v tom
jestli udelam kombinacni navrh CPLD nebo FPGA
a synchroni navrh na CPLD a FPGA, me prijde, ze
ho zbytecne strasite :-D. Je to rozdil potrapi se, ale
rozhodne bych to tak nenapsal :-D

Zdenek Aster

----- Original Message ----- 
From: "Milan" <milger@pobox.sk>
To: "HW-news" <hw-list@list.hw.cz>
Sent: Friday, February 27, 2009 8:41 AM
Subject: Re: Xilinx Spartan XC3S200 (144)


Ja pridam este jeden postreh.
Kedze ste sam priznal ze ste novacik a zrejme netusite rozdiel medzi CPLD a
FPGA, teda hlavne vyznam a dosledky LUT tvorenej RAM. Musim upozornit, ze
Vas to pravdepodobne bude stat hodne namahy pokial co i len zopakujete
nejaky hotovy navrh pre CPLD.
Treba patrat po slovach "synchronny navrh"...

Milan

----- Original Message ----- 
From: <mrkvo@prokon.cz>
To: "HW-news" <hw-list@list.hw.cz>
Sent: Thursday, February 26, 2009 11:36 PM
Subject: Xilinx Spartan XC3S200 (144)


Hezky vecer,
 dnes mi dorazilo z TME moje prvni FPGA. Je to Spartan XC3S200. Uz jsem
ho usadil, jeste nemam doletovane nejakej napajeci vyvody ale to
zmaknu.. prochazim datasheet a jsem z toho cely jelen.. Predtim jsem mel
jedno CPLD u ktereho jsem mel jasno, programoval jsem ho parallel cablem
pres Impact... A u toho fpgacka, musi bejt nejaka externi flash? Nebo si
"program" uchovava v sobe jako to CPLD? A na co si mam dat jako novacek
prozor?
    Diky za rady
    Milan P.
_______________________________________________
HW-list mailing list  -  sponsored by www.HW.cz
Hw-list@list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list



_______________________________________________
HW-list mailing list  -  sponsored by www.HW.cz
Hw-list@list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list

__________ Informace od ESET NOD32 Antivirus, verze databaze 3893 (20090226)
__________

Tuto zpravu proveril ESET NOD32 Antivirus.

http://www.eset.cz



_______________________________________________
HW-list mailing list  -  sponsored by www.HW.cz
Hw-list@list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list