ads7861 zkusenosti?

[dejfson]

ano, pravda je v tom ze v SE modu ten prevodnik nevidi stejne impedance.
Nicmene zkousel jsem plne diferencialni buzeni se symetrickym filtrem (uplne
presne stejnym jaky
maji v evalboardu) a chovalo se to uplne stejne. V pondeli vybastlim nejaky
vhdl kod ktery bude nekonecne samplovat a zkusim na to pripojit generator.
Jeste me napadla
jedna takova blbost. Ten muj vhdl kod (
http://isscvs.cern.ch/cgi-bin/cvsweb.cgi/VHDL/LHCB_CALIBRATOR/fpga_vhdl/sources/ads7861/ads7861.vhd?cvsroot=lhcfbct
)
zapina a vypina hodiny. V datasheetu je ponekud zajimave v tech casovych
diagramech uvedeno Tacq pro pristi vzorek na konci hodinoveho cyklu. Jsou
tam 4 hodinove
cykly na 1 Tacq, ovsem 2cykly jsou v aktualnim cteni a 2 cykly v
nasledujicim cteni. Jenomze vzhledem k tomu ze provadim pouze jedno
samplovani a vypinam hodiny, je
otazkou jestli ten samplovaci mechanismus funguje dobre a jestli treba on
nepocita treba Tacq v mem pripade pouze 2 cykly (protoze chip select vypinam
take!)

V zadnem pripade se nejedna o socialisticky kapitalismus, problem je v tom
ze uz jsem s tim stravil 3 tydny uplne bezvysledne a ty karty uz musi byt
nainstalovany
v LHC. Tak to musim nejak vyresit.

d.

2008/7/5 balu@home <daniel.valuch@orange.fr>:

>  to este nie je uplne iste. Davis spominal ze ten prevodnik skusal budit
> plne diferencialne. V tom pripade by bol vstupny filter plne symetricky.
> Nevidel som detaily ale ak to bolo takto tak povodny problem pretrvava.
>
------------- další část ---------------
HTML příloha byla odstraněna...
URL: http://list.hw.cz/pipermail/hw-list/attachments/20080705/679a877d/attachment-0002.htm