Radiace vs. typy pameti

[andrej jancura]

Ono to zase az take drahe nie je... Pokial sa pamatam, tak 10ks sa uz
oplatilo. Ber to ale s rezervou cca 7 rokov.

A.


> Ano u Actelu jsem mel na mysli antifuse technologii. Berte to ale tak ze 
> kdyz mi tu sef rekne ze nezaplati vyvojove prostredi od Actelu, tak pri 
> otezce jestli muzu pouzit HardCopy ASIC asi upadne v krecich na zem.	
> :-)  ASIC by bylo jiste vhodne reseni, odpadlo by s tim spousta 
> problemu, ale na druhou stranu pro me nechava FPGA nebo CPLD s klasickou 
> strukturou zadni vratka pro pripadne opraveni chyb. Jeste se necitim tak 
> jisty a abych za svoje designy dal ruku do ohne. Bylo by to ale vazne 
> skvele, mohl bych dat cele zarizeni na jeden chip a jeste komplet s 
> trojnasobnym jistenim.
> 
> Tosa
> 
> 
> Jan Waclawek wrote:
> > A neriesilo by vela problemov nahradit FPGA ASICmi (maskou
> "programovany" gate array)?
> > Je potreba ta flexibilita FPGA, t.j. je "prestavitelnost" navrhovou
> poziadavkou?
> > Neriesi to samozrejme chybu injekovanu do funkcneho klopneho obvodu,
> ale riesi to chybu konfiguracnych klopnych obvodov ci pamate.
> > Ten Actel (celkom iste antifusovy, neviem nakolko EEPROMkovy) to riesi
> samozrejme tiez, ale ak pan kolega Tosovsky ma obmedzenie na vyvojove
> prostredie Altery, existuju aj nie uplne nezaplatitelne konverzne
> sluzby...
> >
> > wek
> >   
> >   
> _______________________________________________
> HW-list mailing list	-  sponsored by www.HW.cz
> Hw-list@list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list



--- reklama -----------------------------------------------------
Stiahni si akúkoľvek hru a druhú máš od nás úplne ZADARMO!
http://coolmobil.zoznam.sk/hra.zadarmo