nahy mcu

[Jan Waclawek]

Taka tiez trocha piatkova tema, ale nie zase az tak odveci (si aspon 
myslim).

Co by ste povedali na holy jednocip.

Myslim tym, ze normalne vyrobca najprv zbastli akesi procesne jadro, a 
potom lepi k nemu rozne periferie a hovori tomu "uceleny rad" alebo tak 
nejak. Lenze z casu na cas je treba nieco ine nez je v "ucelenom rade" k 
dispozicii. Napriklad pred nejakym casom tuna RV potreboval jednocip so 
stovkou IO. Alebo nejaka zvlastna kombinacia periferii. Alebo aplikacia 
s prachsprostou pamatou, ale s potrebou nejakej zvratenej adresacia 
(cojaviem napr. intenzivne bitovo manipulovatelne, alebo pristup po 
nejakych rovinach).

Ono sa to samozrejme robi standardne tak, ze sa zoberie to co v tom 
"ucelenom rade" najviac pripomina pozadovanu funkciu, a nejako sa to 
priohne. Niekedy vsak clovek zatuzi po tom byt priamo v tej firme a 
nakricat na vyvojarov, nech mu tych par portov naviac, alebo tu pomerne 
jednoduchu logiku pre ten perverzny pristup do pamate dorobia.

Mno, takze myslienka je, ci by bolo zaujimave mat to hole "jadro", 
samozrejme zo znamych a rozsirenych jednocipovych radov ('51, AVR, PIC), 
so zamerom si prilepit vlastne periferie. Inaksie povedane, vyvedene 
niektore vnutorne zbernice a signaly. Prvotny zamer je vyskusat si 
prototyp prip. maloseriova vyroba, a samozrejme v pozadi ciha umysel to 
potom zlepit a vyrobit ako ozaj jeden cip, kebyze sa zadari s vacsim 
objemom.

Viem, ze to ide cele zlepit trebars do FPGA aj s chlpami, ale toto nie 
je celkom riesenie "pre kazdeho". Takisto mi je jasne, ze vacsina 
aplikacii tym "ucelenym radom" riesit ide, takze z toho nikdy masovka 
nebude; len ako obcerstvenie pre niektore vynimocne pripady.

Je to uplne scestna myslienka?

JW