Navrzeni integracniho clanku

Slavomir Skopalik skopalik@elektlabs.cz
Sobota Listopad 17 15:48:54 CET 2007


Celkem jednoduse:
1. Pro harmonickou analyzu platilo pravidlo, ze system musi byt 3 a vissiho radu
:))).
tj. doporucuji tam dat ty clanky dva az tri.

2. Prepokladejme, to bude buzeno ze symetrickeho budice push - pull (cmos TLL).
3. Ve Vasem pripade odber na vystupu zanedbame (budeme to mit lehci).
4. Kontrola rozliseni:
  256 * 100 = 26 KHz (min freq) pro rozliseni na 256 urovni 
  (100 = 2x 50 Hz,  viz. vzorkovaci teorem).
  Rezerva tu neni moc velka.
5. RC navrhneme asi tak na 50 - 100 Hz, odber z budice Max 10 mA.
  R = 500
  pro C pouzijeme tau = R*C
  C = tau/R  (tau=1/f)-> tau = 10 ms
  C = 0.01/500 = 20 uF
6. Tuto skupinu zapojime 2x za sebe (pokud nam nebude vadit fazove zpozdeni).
7. Jak velky bude "sum"
  Soustava bube mit utlum 40 db/dekada, dekady mame 3 (1000x), takze to bude
  cca 120 db utlumu (opet teoreticky).
8. Mame zajisteno, ze bude spojita i prvni derivace vystupniho signalu.

Dejte vedet, zda jsem to spocital spravne :)).

	Slavek

> v ramci rozsirovani analogovych obzoru bych mel dotaz jak se vlastne 
> spocita integracni clanek a co vsechno kolem toho pri tomto zadani:
> 
> chci generovat periodicke spojite krivky PWM modulem na PICu 
> s frekvenci 
> 78kHz s rozlisenim 8b. Tedy proud do integratoru by nemel 
> prekrocit cca 
> 20mA s tim, ze proudovy odber z integratoru je typicky 0.5uA 
> (max 10uA). 
> rychlost prebehu tech generovanych krivek je maximalne 30Hz pro klid 
> duse pocitejme 50Hz
> 
> jaka by mela byt hodnota odporu a kondenzatoru v tom 
> integracnim clanku? 
> ja bych samozrejme to udelal empiricky - odpor bych navrhl 
> jako zkratovy 
>   pro 5V/20mA a pak bych vzal kondenzator a podival se na osciloskopu
> 
> Rad bych to ale vedel jak se to spocita...




Další informace o konferenci Hw-list