Baluova prednaska na VUT - HW

[Zdeněk lada]

Ví se již, v jakém měsíci bude urychlovač LHC spuštěn?

Zdeněk

2007/12/19, balu@home <daniel.valuch@orange.fr>:
> nie je to procesor ale FPGA. Na tej doske je
> - Virtex 4 FPGA, typ XC4VLX40FF1148
> - 4x 100Msps/16 bit AD prevodniky
> - 2x 120Msps/14 bit DA prevodniky
> - 4x 0.6 to 1.5 Gbps Transceiver, tu konkretne bezi na 1Gbps, 2 linky
> obojsmerne, 2 len vysielaju
> - 4x 512k/18b pamate
> - interfejs pre VME zbernicu
>
> Je to pomerne univerzalna karta ktora bude pouzita pre tri rozne
> systemy. Dokumentacia je volne dostupna tu http://edms.cern.ch/nav/eda-01427
> b.
>
>
> > Zdar
> > Studoval jsem pozvánku http://www.urel.feec.vutbr.cz/web_documents/seminare/pozvanka_cern.pdf
> > a je tam taková šikovná deska, nějaký MB s procesorem a pamětmi (ty 4 čipy dole), jako, dnes už spíše poloprof, hardveráře to zaujalo alespoň tím vzhledem.
> >
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list@list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
>