Jak donutit CPLD Xilinx aby preslo do programovaciho rezimu bez JTAGu, prosim neprehlizet ikdyz to vypada jako blbost

[Jan Waclawek]

Mno,

to s tym programovanim, HI-Z apod, to nie je vobec trivialne; treba 
nasypat do xilinxu nejaky bordel.

Ale na druhej strane, nedala by sa na toto vyhradit normalna noha 
xilinxu ako vstup a HI-Z-ovanie spomenutych par pinov riesit v 
"programe" pre xilinx?

wek


Jakub Ladman wrote:
> Ahoj
> 
> Kreslim prave zarizeni, kde bude ATtiny25 pripojena pres SPI (DI, DO, SCK, CS, 
> INT) k CPLD XC9572XL od Xilinxu.
> Premyslim jak to udelat s ISP programovanim toho AVRka, ktere pouziva stejne 
> vyvody.
> Potreboval bych uvest Xilinxe do programovaciho rezimu aby nastavil vyvody do 
> stavu vysoke impedance.
> Lze to nejak udelat bez sofistikovaneho protikusu na JTAGu?
> Treba TMS do nejake LOG urovne, nemuzu k tomu nic najit.
> Na nejake odpory mezi mcu a cpld bohuzel uz na desce nezbyva misto.
> V nouzi budu xilinxe uvadet do tohohle stavu JTAGem, ale nikdy jsem ho v nem 
> drzet nepotreboval, vzdy jsem ho jen naprogramoval a uvolnil, tak ani nevím 
> jestli ho lze nějak v tom stavu podržet.
> 
> Samozřejmě jdu sám hledat informace dál, ale pro někoho z Vás může být hračka 
> mi odpovědět.
> 
> Jakub Ladman
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list@list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
>