JTAG: CPLD x FPGA

Jan Waclawek wek@evona.sk
Středa Květen 31 10:36:57 CEST 2006


BuFran wrote:
> Zdravím,
> 
>   Tak nevím jestli jste pochopili původní dotaz, ale já jej pochopil
> jako to, že bude mít CPU, a program na ovládání JTAG, a autor se
> ptal jestli může použít stejný program na CPLD a na FPGA - jestli se
> mezi CPLD/FPGA nemění nějak ten transportní protokol, že je jiná
> "binárka" je samozřejmě jasné.
> 

No, v tomto pripade je ten problem trocha zlozitejsi.

JTAG je urovnou nieco ako povedzme UART, je jasne, ako preniest nejaky 
ten bajt, ale co znamenaju data co sa prenasaju, je definovane "ad-hoc". 
U obvodov jedneho druhu to trebars moze byt rovnake (ako u RS232 napr. 
XMODEM) ale nie je to vseobecne rovnake.

Existuju vsak "protokoly" resp. formaty, ktorymi sa popisuje ci 
predpisuje spravanie portu nezavisle od pripojeneho zariadenia (ako keby 
na RS232 bolo: nastav 8N1, vysli "1234", prijmi 5 znakov, ktore musia 
byt "56789" atd.) - hladajte pod heslom "SVF"/"XSVF" alebo (konkurencny 
format) "STAPL"/"JAM" (konkurencny preto, lebo ten prvy (v dvoch 
podobach, SVF je textova a XSVF je binarna) je od Xilinxu, ten druhy 
(JAM je standardizovana podoba STAPLu) od Altery...). K tomu musite mat 
napisany prislusny "prehravac", ktory zoberie takyto "predpis" a 
"prehra" ho na danom JTAG porte.

wek



Další informace o konferenci Hw-list