Delenie v FPGA

[Daniel Valuch]

ano nad tym som uz rozmyslal. Delitel je len 12-bitove cislo, takze 
tabulka nebude az tak velka. Islo mi skor o to, ze tato moznost sa 
priamo ponuka v zeleze, z 48 (ci 64?) XtremeDSP slices pouzivam zatial 
len dva, preto som ich tam chcel zapojit do vypoctu :-)
Uz teraz tam mam implementovany Cordic algoritmus, ktory dokaze vyratat 
velkost a fazu vektora z jeho pravouhlych suradnic a naopak a vie 
vydelit zlomok. Logickych zdrojov tam mam este habakuk, delenec ma ale 
28 bitov tak som sa chcel vyhnut modifikacii toho algoritmu z 16 na 28 
bitov.
Tabulka to ale urcite isti, ROM sa programuje lahko :-)
b.



Marek Peca wrote:
>> Presna uloha je vyratat priemer z 0 az 4095 vzoriek o dlzke 16 bitov. 
>> Pocet vzoriek sa dynamicky meni, takze fixny deliaci pomer nemozem pouzit.
>>     
>
> Nemuzu si pomoct, ale vidim v tom ulohu nasobeni cisla cislem z
> tabulky. Pokud je tabulka na dane soucastkove podminky moc velka, pak
> se omlouvam za nepripadnou reakci.
>
> Zdar, MP
>