Delenie v FPGA

[Daniel Valuch]

Zdravim,
snazim sa donutit Synplify aby mi na delenie pouzil blok XtremeDSP v 
FPGA ale nejak sa nedari. V dokumente od Xilinxu spominaju priklad 
div_sub_cascade.vhd, mate to niekto? Google mi dal len jeden vysledok a 
aj to bola linka do spominaneho dokumentu.
Presna uloha je vyratat priemer z 0 az 4095 vzoriek o dlzke 16 bitov. 
Pocet vzoriek sa dynamicky meni, takze fixny deliaci pomer nemozem pouzit.
b.