AVR a SRAM (jak osetrit CS)

[MK]

> Diky,myslel jsem si to. Akorat mi vrta hlavou proc se to tak muze delat?
> Kdyz jsem se ucil adresaci pameti, tak prvni co do nas vtloukali bylo ze
> nejdulezitejsi je /CS signal, a potom operace (+chovani na sbernici) se
> ridi /OE a /WR.
> Takhle pamet bude porad nastartovana a ta spotreba bude velka.

Pokud pripojite CS s A15 tak je snad vse v pohode, ne ?????? O dusledcich 
pri trvalem vyberu jsem prece psal :))) Projdete si DS a juknete na casove 
diagramy Nevim co, kdo a kde do Vas vtloukal, ale neni pamet jako pamet

> Jeste takova otazka trosku mimo... je nejaky trik jak optimalizovat
> zapojeni MCU - latch - sram pamet ? (schema a PCB delam v Eaglu 4.1x)
> Soucastky jsou v pouzdrech SOIC-wide , mcu (atmega128) v TQFP. A zatim
> je to docela divoky, moji snahou je to nacpat na 1-stranny plosnak (+par
> propojek vzduchem)

Nic obecneho snad neexistuje, kazdej ma sve "triky" :)))))

S pozdravem
MK