PLL poprve -- CPU+D/A ci PWM, nebo klasicky frekvencne-fazovy komparator?

[Marek Peca]

Mili pratele,

zamyslim se nad dvema moznostmi reseni fazoveho zavesu
(a) klasicky frekvencne-fazovy komparator, rekneme s trojstavovym
vystupem U+ / I=0 (Z=nekonecno) / U-
(b) nejaky vypocetni prvek, napr. MCU, s vystupem bud PWM nebo D/A

Reseni (a) je snad dostatecne zrejme, byt existuje mnoho ruznych
variant. Resenim (b), ktere bych s Vasi pomoci rad s (a) srovnal, ma
byt neco jako frekvencni citac, ktery ma na vystupu D/A prevodnik ci
PWM, bezici na nezavislem zdroji hodin.

* Zajimalo by me, zda mate s resenim (b) nekdo nejake zkusenosti,
zda funguje
- v urcitych pripadech lepe
- v urcitych pripadech hure
- vyjde to prakticky uplne nastejno.

Jeste rozepisu, jak si (b) predstavuji: jak znamo, u klasickeho
citace, tj. kdyz nemame moznost cislicoveho deleni cisel, merime
frekvenci neznameho zdroje, tj. pocet tiku za danou dobu. V pripade,
ze mame moznost deleni (napr. MCU), muzeme zkratit dobu mereni na
optimalni pri zadane pozadovane presnosti -- merit periodu neznameho
zdroje, obecne N period neznameho / M period znameho a podelit. Tim
ziskame s maximalni rychlosti udaj frekvence ci periody s danou
pozadovanou maximalni absolutni chybou.

Vysledek, at uz jde o frekvenci nebo periodu, mohu pouzit jako
regulacni odchylku pro fazovy zaves. Odchylku mohu pak propocitat
nejakym regulatorem, at uz jen konstantnim P, nebo nejakym dynamickym
(treba PI) a dale pak vypustit D/A prevodnikem ci PWM se zarazenou
analogovou dolni propusti.

V cem si myslim, ze se muze (b) od (a) lisit:

- vstupni frekvence
-- (a) muze zpracovavat velmi vysoke frekvence, to ovsem casto nebyva
vyuzito, napriklad kdyz pouzivam PLL jako nasobicku (syntezator)
kmitoctu
-- v (b) jsem omezen u typickeho MCU frekvenci v radu 100kHz

- frekvencni synteza
-- v (b) mohu odecitat v ramci vypoctu frekvencni odchylky libovolnou
frekvenci, i v necelociselnem pomeru vuci referencnimu zdroji

- vystupni akcni velicina (VCF)
-- (a) reaguje okamzite, v plne rychlosti, v podstate generuje
jakousi PWM zalozenou na vstupech; pouziva jen extremnich hodnot a
nebo odpojeneho stavu
-- (b) reaguje pomalu, ma ale moznost plne umerneho rizeni, rovnez
muze generovat PWM na mnohem vyssi frekvenci, nez je frekvence
vstupni; vystupni rozsah je plynuly;

V (b) mohu navic realizovat slozitejsi regulatory, napr. PI s
dlouhymi casovymi konstantami apod. Rovnez se mohu rozhodnout, zda
pocitat odchylku periody ci frekvence (toto asi neni podstatny
rozdil).

Nemohu se ubranit dojmu, ze reseni (b) je velmi vyhodne.

Ted, kdyz bych rad syntetizoval frekvence 0-30MHz s doladovanym LC
oscilatorem pro SV/KV DRM prijimac, zda se mi otazka nadmiru
dulezita. Predstava, ze bych eliminoval fazovy zaves, delicku a
nechal jen MCU, kterych tu mam na deskach hromady, a jeste navic
ziskal reseni ne horsi, ale lepsi, me vskutku laka.

Jsem mimo, a nebo je skutecne reseni s vypoctem frekvence a plynulou
regulaci dobre?


Dekuji mnohokrat a zdravim,
Marek P.