Oneskorenie digitalneho signalu

[Daniel Valuch]

Steklit nebudem, viem velmi dobre co vie, takze ked povie ze to nejde 
tak to nejde a nebudem stracat cas skusanim a presviedcanim ze to ide :-)


Milan wrote:

>Ja Virtex nerobim, ale ked pisu ze Spartan3 zvladne 300MHz tak ich urcite 
>zvladne a Virtex 400MHz asi tak isto.
>Keby som to riesil ja tak ako zakladnu stavebnu jednotku zvolim retazec:
>
>    shift register - multiplexer - klopak
>
>SHR zvlada oneskorenia 1-16, ale samotne radenie SHR za seba nestaci, koli 
>routovaniu. Preto tam musi byt D. To ale znamena oneskorenie 2-17. Preto ten 
>MUX ktory umozni premostit SHR. Takto ziskam jednoduchu stavebnu jednotku s 
>oneskorenim 1-16, ktora sa bude aj dobre routovat lebo oneskorenie je 
>minimalne /SHR+MUX/ a vystup je vzdy spoza klopaku /D/.
>Pokojne mozem radit taketo bloky za seba a na oneskorenie 256 ich potrebujem 
>16. Ma to len drobnu nevyhodu. Minimalne oneskorenie je 1*16. Riesit sa to 
>da bud:
>1/ signalom s konstantnym predstihom 16, pokial to samozrejme ide.
>2/ alebo v kazdom jednom bloku, ktore su radene za sebou pouzivat coraz 
>zlozitejsi MUX a obchadzat tak nutne oneskorenie kazdej struktury 1. V tomto 
>pripade vychadza 16. MUX pomerne zlozity /17 vstupov tusim/ a nie som si 
>isty ci to ide naroutovat tak aby to bolo v ramci periody /400MHz/. Toto by 
>sa muselo minimalne nasimulovat.
>Osobne doporucujem variantu 1/
>
>Postekli tymto tvojho FPGA guru. Som zvedavy na jeho protiargument...
>
>Milan
>  
>