FPGA/CPLD atd.

[Milan]

--Vim, ze tam je rozdil na urovni HW ve strukture, ale kdyz na to mohu
--aplikovat stejny „program“, tak v tom rozdil pro vyvojare 
nevidim.
Ty ako zaciatocnik rozdiel nevidis ale ked zacnes pisat, zistis ze to co ti 
povedzme chodi na CPLD na FPGA bude nestabilne apod. FPGA realizuju log. 
funkciu na statickej pamati, co vyzaduje prisne synchronny navrh...

--Dal mi neni jasne jaky pouzit jazyk pro zapis konfigurace. V knize 
uvadeji,
--ze jde pouzit HDL, VHDL (asi favorit), Verilog (asi take popularni) a ABEL
--(schematicky zapis jsem zavrhnul hned). Takze ci si vybrat a kde k tomu
--sehnat nejake knihy s popisem jakou ma ten dany jazyk syntaxi?
Na zaciatok dobry nazor,  naozaj pouzi jazyk a nie shemy. Toto rozhodnutie 
ocenis neskor.
Volil by som uz iba medzi VHDL a Verilog. Ja osobne pisem VHDL a vedel by 
som pomoct aj s pdf knihou.

--A za posledni, co byste doporucili na uplny zacatek? Na co si dat pozor a
--jake pouzivat SW pro vyvoj (v knize se pise pouze o ISE WebPacku, ale 
nejsem
--tak naivni, abych si myslel, ze to je jediny SW).
Jediny urcite neni, ale naco pouzivat nieco ine ked WebPack je zadarmo a 
vyhovuje aj profesionalom.

Pre zaciatok by som ti este doporucil najst si cloveka, ktory Xilinx vie 
/hlavne FPGA/ a je ti ochotny pomoct aspon tak 6x2hodiny. Usetri to tak 
60x20hodin.

Milan



----- Original Message ----- 
From: "petrtoshw" <petrtoshw@ptmodel.cz>
To: <hw-list@list.hw.cz>
Sent: Thursday, September 08, 2005 8:43 AM
Subject: FPGA/CPLD atd.


Zdravim konferu.

Pred asi mesicem jsem se rozhodnul, ze proniknu do taji programovatelnych
logickych obvodu a zakoupil si od Xilinxu Spartan 3 Starter kit. Byla k nemu
prilozena knizka ktera je na

http://www.xilinx.com/publications/products/cpld/logic_handbook.pdf

Bohuzel se mi z toho udelal v hlave jeste vetsi zmatek nez pred tim. Tak
hlavne jsem nepochopil (a kupe lidi tady to asi prijde jako vtip) jaky je
rozdil mezi CPLD a FPGA. Doslo mi, ze FPGA je asi lepsi po HW strance (i
kdyz si ale nepamaruje konfiguraci a musi se pokazde nahrat znova), ale
primo v te knizce se uvadi priklad &#8222;programu&#8220;, ktery se da 
pouzit pro oboji.
Vim, ze tam je rozdil na urovni HW ve strukture, ale kdyz na to mohu
aplikovat stejny &#8222;program&#8220;, tak v tom rozdil pro vyvojare 
nevidim.

Dal mi neni jasne jaky pouzit jazyk pro zapis konfigurace. V knize uvadeji,
ze jde pouzit HDL, VHDL (asi favorit), Verilog (asi take popularni) a ABEL
(schematicky zapis jsem zavrhnul hned). Takze ci si vybrat a kde k tomu
sehnat nejake knihy s popisem jakou ma ten dany jazyk syntaxi?

A za posledni, co byste doporucili na uplny zacatek? Na co si dat pozor a
jake pouzivat SW pro vyvoj (v knize se pise pouze o ISE WebPacku, ale nejsem
tak naivni, abych si myslel, ze to je jediny SW).



Diky za kazdou podnetnou odpoved a myslete na to ze uplne zacinam, tak me
nebijte.

   Tosa

_______________________________________________
HW-list mailing list  -  sponsored by www.HW.cz
Hw-list@list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list









__________ Informacia od NOD32 1.1209 (20050905) __________

Tato sprava bola preverena antivirusovym systemom NOD32.
http://www.eset.sk