Prijem bitoveho toku v NRZ

petrtoshw@ptmodel.cz petrtoshw@ptmodel.cz
Středa Listopad 23 17:21:41 CET 2005


Zdravim vsechny.
Chtel bych se pritomnych dotazat jake jsou mozne zpusoby prijmu bitoveho
toku (bez zadneho dalsiho kodovani), tedy v prostem NRZ kodu, respektive
jakym zpusobem lze obnovit hodinovy signal z takovehoto signalu? Bitova
rychlost by mela byt nad 100Mbit/s.

Zatim jsem dopatral ze se pouziva obnoveni hodin pomoci fazoveho zavesu a
jelikoz na to ma byt pouzito FPGA, tak jsem jeste narazil na AN XAPP224 od
Xilinxu, kde se pouziva primo obnoveni uvnitr FPGA. Druhe reseni mi prijde
vhodnejsi (bez pridavnych soucastek), ale treba mi nejaky zakladni zpusob
unika. Napadne vas jeste neco jineho? Nejlepe neco co by slo implementovat
do FPGA, ale beru cokoliv, staci jen naznak.

Diky
Tosa




Další informace o konferenci Hw-list