VHDL - edge sensitive problem
Jiri Beranek
beranek@gost-elektronic.cz
Úterý Červenec 12 04:09:40 CEST 2005
Zdravim, mam problem s timto:
process (test_sig)
begin
if (test_sig'event and test_sig='1')
then
test<='0';
end if;
end process;
test_sig je vstup namapovany na pin SPARTANA II, ktery neni GCK.
Hlasi mi to nasledujici chybu:
Illegal LOC on IPAD symbol "test_sig" or BUFGP symbol
test_sig_BUFGP" (output signal=test_sig_BUFGP), IPAD-IBUFG should only be
LOCed
to GCLKIOB site.
Kdyz test_sig namapuju na pin ktery je GCK, tak je to OK.
Otazka je: co mam napsat nebo udelat, aby to chodilo i s ne GCK piny?
Dekuji Jirka B.
Další informace o konferenci Hw-list