Aha! Zesilovac v tride D

Marek Peca marek@tynska.cuni.cz
Čtvrtek Leden 27 15:14:35 CET 2005


> Zamyslete se jen nad takovou drobnosti, jako je spinat vystup tvrde do zeme
> i do + a to tak, aby Vam na tranzistorech na vystupu jaksi nezustavala
> vykonova ztrata a z jednoho na druhy se prepinalo co nejrychleji a bez
> zkratovani napajeni.

Ano, to je pravda. Jenom mi hlava zatim nedomyslela, proc by tyhle
problemy mely (nebo nemely) zamavat prave s linearitou.

> Zamyslete se take nad tim, co Vam na vystupu udela jakykoli svincik na +
> napajeni, ktere spinate na vystup - v kazdem pulsu PWM trochu jiny svincik
> pod frekvenci filtru a mate rozliseni +/- nejaky bit v ramci vice bitu
> rozliseni v haji.

To je jasny. Ale kdyz uz se mam peklit s LC na vystup, mnohem
jednodussi je uloha odfiltrovat vstup (kde mam pozadavek jen jednim
smerem, ze vic nez f tam byt nesmi, ne druhym, jako u vystupniho
filtru, ze mene nez f tam byt musi :-).

> Pak casova zakladna. Pokud ma byt rozliseni na urovni 16bit a PWM s
> kmitoctem dejme tomu pevnych 100kHz, dostavame se na peknych 6.5GHz
> taktovani one PWM - pokud trochu dobre pocitam :). Takze pokud tu PWM
> generujete analogove, tedy trojuhelniky a signal komparovat, pak to lze, ale
> pokud to mate vygenerovat ciste digitalne, tezko se to stiha :))).

O analogovem generovani samozrejme nemluvim a neobhajuji je.
100kHz neni potreba...
Digitalne se to urcite nestiha hur nez analogove (pokud mate v pojmu
stihat zapoctenou i nejakou tu presnost).

> Takze nejaky ten problemek to udelat slusne, se tady taky najde :).

To nepochybuju. Ja se jen snazim to srovnat s problemky ostatnich
zesilovacu a neco z toho vyvodit...


Dik za odpovedi,
Marek P.




Další informace o konferenci Hw-list