Spinany zdroj

[Jiri Krul]

Proc byt detailista staci nejaky ten giga samplovy 10bit AD + nejaky mnoha 
gigahercovy procesor a trocha toho casu zbude i na poblikavani modrou 
ledkou.


----- Original Message ----- 
From: "Danhard" <danhard@volny.cz>
To: "[HWnews]" <hw-list@mailman.nethouse.cz>
Sent: Sunday, October 03, 2004 9:36 PM
Subject: Re: Spinany zdroj


> CPLD na to vhodne nejsou, FPGA ano, jestli potrebujete regulaci asi tak 
> 10x
> rychlejsi nez by zvladlo DSPcko, tak jste na spravne ceste :o)
> To je ovsem za cenu, ze se cely vypocet dela jaksi paralelne, takze to 
> pole
> trochu nakyne, ale nejaky vetsi Virtex to zvladne jako nic.
>
> Danhard
>
> PS. na co je dobre emulovat takovou archaickou vec jako PID regulator
> digitalne ??
> kdyz si muzete namodelovat adaptivni doprednou ragulaci :o)
>
>> Zdravim,
>>
>> Kdyz uz ta debata okolo l.r., tak by me zajimalo, jak velky by byl
>> problem implementovat PID regulator + rizeni A/D a D/A do nejakeho
>> hradloveho pole?
>> To by mozna poskytlo dostatecne rychlou odezvu, ne???
>> Odpovedet sam si neumim, na hradlova pole a obdobne technologie se
>> chystam uz skoro rok a porad jsem nikde nenasel cas, ktery bych si na
>> tohle  ukradl :)))).
>>
>> S pozdravem,
>>                         Marek Pavlu
>
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> HW-list@mailman.nethouse.cz
> http://mailman.nethouse.cz/mailman/listinfo/hw-list