seriovo-paralelni prevodnik

[Hynek Sladky]

quattro QUATTRO wrote:
> Dobry den, delam na jednom projektu a dostal jsem se do situace,
> kterou nevim jak elegantne vyresit. Jedna se o nasledujici:
> dvouvodicova sbernice CLK a DATA. CLK je generovane zarizenim s
> periodou 320ns. DATA jsou 12bitova a jsou platna na vzestupne hrane
> hodin. prvni bit je vzdy hodnota 1 a posledni bit (12bit) je vzdy 0.

Resil bych to asi posuvnym registrem s tim, ze kdyz do posledniho bitu 
se nasune '1', tak se provede prepsani do paralelniho registru a 
nulovani serioveho registru. Videl bych to na 2x164, 2x574 plus trocha 
logiky na rizeni.
Nejlepsi by bylo rizeni synchronni - je-li v nejvyssim bitu '1', tak 
nejake hodiny provedou prepis do paralelniho registru a nasledne 
nulovani. Toto by melo jit dat do nejakeho primereneho logickeho pole.
Jinak by musely byt generovany zpozdene signaly '1' -> zpozdeny zapis -> 
zpozdeny reset...

Hynek