Clock multiplier 256x

[Danhard]

Jeste nekolik otazek:
- ta vstupni frekvence se bude plynule v celem rozsahu 16k-96k, nebo jen na
diskretnich frekvencich ?
- jaka ma byt rychlost zmen te frekvence ?
- ten zaves to musi plynule sledovat, nebo to muze byt trochu zubate ? (to
je, kdybyste prepinal ty delici pomery)

Danhard

> ano, zaujima fazovy sum tak o 2 rady lepsi :-) 4046 je nepouzitelne
> :-))) Ide to do profesionalneho zariadenia, a fazovy sum znacne
> degraduje parametre signalu.
> Vzhladom na pomerne velky pozadovany rozsah preladenia PLL (4-26MHz),
> ktory je nerealizovatelny jednym VCO som rozmyslal nad PLL s
> prepinatelnou vystupnou delickou. T.j. nizke vstupne frekvencie by sa
> nasobili nie 256x ale napriklad 512x (alebo viacej, podla potreby) a na
> vystupe by sa zapla delicka napr. dvomi. Na vysokych frekvenciach presne
> nieco taketo robi ONsemi v ECL verzii, ale na takto nizke frekvencie
> (25MHz) sa to neda pouzit.
> b.