Jeste jeden dotaz na EEPROM 24C16 (CAMPac)

Vaclav Peroutka vaclavp
Středa Březen 17 14:54:51 CET 2004


To je docela klidne mozne, ja s pametmi zatim nic nedelal, ale upravoval 
jsem I2C podblok jednoho DSPcka, takze specifikaci znam dopredu a zpet 
temer slovo od slova :-)

A nutno priznat, ze jsem spise hledal mozne problemy prave z pohledu 
specifikace, nez z pohledu prodlev PCcka nebo prodlevy behem "paleni" 
bajtu do EEPROM, protoze netusim, jak je udelano zrovna tohle.

A z hardwaroveho hlediska muzou nastat i problemy treba se sumem na 
jednotlivych vodicich, obvod by mel mit noise canceller a umet odstranit 
spicky do 50ns a kdyz se dostanou lajny SCL a SDA do tehle odchylky, uz 
to funguje spatne. Tohle ale zrejme u serioveho rozhrani nehrozi, 
pravda. Ta je pomalejsi nez 20MHz, paklize se tam neindukuje nejake 
ruseni...

Snail Instruments wrote:
> 
> Co jsem slysel, pameti to nedelaji. Dokonce master SCL muze byt normalni vystup co taha do plusu i minusu.
> 





Další informace o konferenci Hw-list