4x8052 a spolecna pamet

[Roman Horvath]

Myslim si ze seriove rezistory na datovej pripadne aj adresovej zbernici by
mali pomoct tomu aby sa cez gnd pin procesoru zbernica vybijala prilis
velkym prudom( a mozno "zbytocne" rychlo. Na druhej stranu to moze trochu
pokazit hrany na datovej a
adr zbernici, co moze narobit tiez narobit problemy v latchi. Kedze adresu
na P0 treba mat skor, tak rezistory na P0 by mali byt mensie. Este je mozne,
teoreticky, naboj zbernice vybijat postupne tym ze seriove rezistory nebudu
rovnake. Mensie resitory priradit dlhsim vodicom zbernice a pod. Treba to
vsetko pozerat osciloskopom.
Este by sa ALE mohlo oddelit nejakym hradlom so schmitovym vstupom.
Rychlostou, resp typom hradla mozete nastavit rychlost, resp tvar hranu ALE
aj kvoli EMC.
Co sa tyka tych pull-up rezistorov, skuste, ci by nebolo lepsie ich rozdelit
a mat tesne pri kazdom procesore 40kOhm, co nakoniec tiez bude 10kOhm, kedze
su paralelne.
Roman

> mam nasledujici problem: 4 obvody at89c52 jsou pripojeny pomoci
> prepinaci logiky na spolecnou sram typ 6264. 1. z obvodu je ridici,
> ostatni jsou "slaves". tato prepinaci logika prepina signaly ALE, WR, RD
> od jednotlivych uC, prepinani ovlada ridici uC, prepina se pomoci obvodu
> 153. pouziva se pouze 8-bitove adresovani, adresa se tedy vystavuje na
> P0 a nahrava se do 373 pomoci ALE signalu, pote se vystavi zapisovany
> bajt (pri WR) nebo precte bajt z pameti (pri RD). P0 ostatnich uC je
> vzdy ve stavu 11111111 (tudiz by nemel ovlivnovat ostatni). Spolecna
> sbernice tedy spojuje P0 vsech 4 uC, D0-7 373 pro latching adresy a D0-7
> pameti. Je na ni pripojena i dvojice dalsich 373, ktere slouzi pro
> komunikaci s PC po paralelnim portu (vzdy podle smeru je v propustnem
> stavu urcita 373 z te dvojice). Behem pristupu do pameti je samozrejme
> ma samozrejme ta pro smer z PC do uC svoje vystupy ve stavu vysoke
> impedance (sbernici by tedy opet ovlivnovat nemely). Na vsech pinech
> sbernice jsou pullup odpory 10k (zde si nejsem jist, zda je to spravna
> hodnota). Problem je ten, ze pri operacich s pameti predevsim z
> posledniho 4. uC (ktery ma cestu k pameti i prepinaci logice nejdelsi,
> co se tyka delky dratu), ale i z 3. dochazi k nalatchovani spatne adresy
> vlivem parazitni spicky na signalu ALE (zpusobi, ze 373 zareaguje drive
> a preda pameti spatnou hodnotu. Neni to vlivem nejakeho spatneho
> nacasovani ALE kvuli zpozdeni v 153, to je minimalni. Tato spicka take
> nevznika nikde v prepinaci logice. Vychazi primo z ALE pinu uC!
>
> Dotaz zni: cim to muze byt zpusobeno a jak tomu zamezit?

> Jakub Marsik @ home  > jimcool@oook.cz <