4x8052 a spolecna pamet

Ondrej Puzman puzmano
Středa Březen 17 12:08:07 CET 2004


> 
> > > Tranzistory spinajici sbernici na brane P0 jednoho z procesoru se 
> > > snazi uvest sbernici do stavu 00h jestlize predtim byla ve stavu FFh 
> > > (tehdy je jev nejvyraznejsi). Tranzistory sepnou a zacne jimi 
> > > protekat proud vybijejici sbernici, na indukcnosti privodu (tzn. na 
> > > kazdem vodici sbernice) vznikne urcity ubytek napeti. To by ovsem 
> > > nebylo nejhorsi, 8xvetsi proud proteka pinem GND prislusneho 
> > > procesoru a na jeho parazitni indukcnosti vznikne patricne vetsi 
> > > ubytek napeti. Diky tomu procesoru v podstate "ujede nula" a na 
> > > ALE vznikne puls.
> 
> > jelikoz tistak je ve stavu "bastl" - pospojovano snopecky dratu, tak neni 
> > problem tam cokoliv zmenit. zkouseli jsme vest ALE signal stinenymi kabely, 
> > samozrejme to nepomohlo. co tedy radite? nejsem totiz v techto vecech az 
> 
> Prece vam radi zkontrolovat gnd jestli je schopna vzit proud tekouci
> 8datovymi draty a 'neuplavat'. 

Ano, v podstate to bych asi poradil. Nicmene osobni zkusenosti s 
timto jevem nemam, takze berte muj navrh s rezervou.
Je treba vytvorit na tistaku kvalitni zem (co nejsirsi zemnici spoje).
Idealni by bylo jeste minimalizovat indukcnost pinu GND, ale to je 
prakticky nerealizovatelne (je dana parametry obvodu a pouzdra). 
Snad jedine tak, ze pokud mate procesor v patici tak jej zkusit 
primo zapajet do plosnaku, ale to neni moc dobre reseni pro 
procesory bez ISP.
           Ondrej Puzman







Další informace o konferenci Hw-list