[HW] Dual Celeron v jednom slotu SLOT 1 ? Spekulace

[Vladimir Myslik]

On Wed, 26 May 1999, Tomas Kouba wrote:

> > Popripade bych chtel vedet cim (kterym dratem) se lisi ty dve 
> patice
> > v
> > plne dualovych systemech. Predpokladam ze impedance nebude problem.
> >
> > Mate nekdo info/nazor?
> 
> Celeron se od plneho lisi nejen zmensenim cache, ale i zablokovanou 
> podporou pro multiprocesorove stroje. Intel tvrdi, ze tam vubec neni. 

Protoze se jim to nehodi doi kramu.

> Jsou ale lide, kteri rikaji ze staci lupa, jehla a jista ruka. Kdysi 
> se o tom diskutovalo myslim na Linux konferenci (nebo tady?)

Ja jsem uz predelal 3 procesory slot 1 na multiprocessing. i ten socket
370 (PPGA) to umi, je to jen zalezitost 1 dratu. I BX cipset to umi. Ale
nevim, jestli jsou obe ty SLOT1 patice na dualu spojene 1:1 ?

Lada

> 
> No a pak taky asi to nebude umet cipset.
> 

BX to umi.

> Tomas
> 
> --
>                    Ing. Tomas Kouba
> Institute of Physics, AS CR    ph.: +420-2-24311137
> Cukrovarnicka 10               fax: +420-2-3123184
> 162 53 Prague                  e-mail: kouba@fzu.cz
> Czech Republic                 URL: http://www.fzu.cz/~kouba
> 
> 

------------------------------------------------------------------
 Vladimir Myslik  
(if you experience delivery problems replying my mail, try the addresses below)
xmyslik@cslab.felk.cvut.cz , xmyslik@cs.felk.cvut.cz
http://cs.felk.cvut.cz/~xmyslik/