Verilog nebo VHDL ?

[MK]

> Chtel bych se zeptat jestli je mezi Verilog nebo VHDL nejaky
> podstatny rozdil. Jde mi o to, ze jsem odkojeny C a VHDL mi
> pripada dost ukecane. Proto uvazuju o prechodu na Verilog a proto
> mne zajimalo jestli je nejaky velky rozdil napr. ve VHDL urcitou
> vec udelate snadno a s Verilogem se natrapite a naopak. Nebo jde
> proste jenom o jinou syntaxi. Staci odkaz kde se jsou rozebrane
> rozdily. Milan Malich

V podstate zadny, V USA je preferovan Verilog, v Evrope VHDL :-)))
Pro ASIC se ve vetsi mire pouziva Verilog, pro CPLD, FPGA zase VHDL
Spis ale jde o platformu pouzitou v te-ktere firme a tim padem o kompatibilitu 
mezi spolupracovniky. Jinak je to asi jedno. Odazu najdete nespocet, ale
vysledek je stale stejny - porovnavani C - Pascal, x51 - PIC, Win - Linux

Jen mala poznamka k tomu Ccku.
Pro popis v Verilogu nebo VHDL stejne jako u mikrokontroleru plati bohuzel
jedna "pravda" - cim jednodussi zapis - tim lepsi vysledek v implementaci :-)))))
Ac to zni silene - nejlepsich vysledku dosahuji pri programovani v Ccku ala Pascal :-)))))

S pozdravem
MK